(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特別2002-164527

(P2002-164527A) (43)公開日 平成14年6月7日(2002.6.7)

| (51) Int.Cl.7 | | 徽別記号 | ΡI | | - | 7] *(参考) |
|---------------|-------|------|------|-------|---|-----------|
| H01L | | | H04N | 5/335 | Е | 4M118 |
| | 31/10 | | | | U | 5 C 0 2 4 |
| H 0 4 N | 5/335 | | H01L | 27/14 | Α | 5 F O 4 9 |
| | | | | 31/10 | G | |

審査請求 未請求 請求項の数15 OL (全 13 頁)

| (21)出願番号 | 特願2000-356658(P2000-356658) | (71)出職人 | 593102345 |
|----------|-----------------------------|---------|----------------------|
| | | | イノテック株式会社 |
| (22)出顧日 | 平成12年11月22日(2000.11.22) | | 神奈川県横浜市港北区新横浜3-17-6 |
| | | (72)発明者 | 川尻 和廣 |
| | | | 神奈川県横浜市港北区新横浜3丁目17番6 |
| | | | 号 イノテック株式会社内 |
| | | (72)発明者 | 三井田 ▲高▼ |
| | | | 神奈川県横浜市港北区新横浜3丁目17番6 |
| | | | 号 イノテック株式会社内 |
| | | (74)代理人 | 100091672 |
| | | | 弁理士 岡本 啓三 |


最終頁に続く

(54) [発明の名称] 固体摄像装置

(57)【要約】

【課題】 機像素子全体を縮小するとともに、所謂シェ ーディングの発生を訪止し、また、単板式で解像度の向 上を図ることができるMOS型イメージセンサを提供す る。

【解失手段】 光照射により光発生電荷を発生させる受 光ダイオード111と 実売ゲイオード111に開映下 に高様し、光発生電荷をゲート電極の5 アカのテキルの機能下 に高様し、蓄積された光発生電荷により関値期圧を変調 かまり下が5 大部分を開ける光信り検出用熱縁ゲート型電界 効果トランジスタ112とを備えた画素101折行と列 に配列されてなり、受光ダイオード111はゲート電極 59によってその周辺部を囲まれ、ゲート電極59は受 光ダイオード111によってその周辺部を囲まれてな る。



【特許請求の範囲】

[請求項1] 光照射により米発生電信を発生させる受 光ダイオードと、接受光ダイオードに開發する。前記光 発生電荷をゲート電極下方のチャネル領域下に連絡し、 該蓄積なれた光発生電荷により関値型圧を変調させて光 信号を検出する光信号検出馬絶縁ゲート型電界効果トラ ンジスタとを顕えた画素が行と列に配列されてかり、 前記受光ダイオードは前記機が一ト型電界効果トラン ジスタのゲート型電界効果トランジスタのゲート型電界効果トラン ジスタのゲート型電界効果トランジスタのゲート型電視に前記 絶縁ゲート型電界効果トランジスタのゲート電極は前記 受光ダイオードによってその周辺部を開まれていること を特徴とする程本機能装置。

【請求項2】 前記受光ダイオードと前記絶縁ゲート型 電界効果トランジスタのゲート電極とが前記行方向及び 前記列方向に交互に並んでいることを特徴とする請求項 1 記載の固体操像装置。

【請求項3】 前記受光ダイオードと前記絶縁ゲート型 電界効果トランジスタはウエル領域に形成され。

前記絶縁ゲート型電界効果トランジスタのゲート電極は リング状を有し、酸ゲート電極の内周部の内側のウェル 個域にワース機等な影けられ、前起ゲート電極の外周部 の外側のウエル機能にドレイン領域が設けられており、 前記ソース領域の近倍であって前記ゲール人機等にのウ エル模域に、前記光発生電を書籍する高速度退層 が設けられていることを特徴とする請求項1又は2記載 の国体場物を壊

【請求項4】 前記高濃度埋込層は前記ドレイン領域から前記ソース領域に至るチャネル長方向の一部領域をあって、チャネル幅万向全域にわたって形成されていることを特徴とする請求項3記載の固体操像案子。

【請求項5】 前紀画素は前記ドレイン領域と同じ導定型を有する拡散分離領域が一連なりとなっている素子分離領域によって囲まれていることを特徴とする請求項3 又は4 記載の固体操像装置。

【請求項6】 前記拡散分離領域は前記ドレイン領域と 接続し、かつ前記ウエル領域よりも深く形成されてなる ことを特徴とする請求項5記載の固体損像装置。

【請求項7】 前記画素は、同じ前記行内では前記ドレイン領域によって繋がっており、かつ前記行毎に絶縁壊 により分離され、又は拡散領域により分離されていることを特徴とする請求項3万至6の何れか一に記載の関体 爆像装置、

【請求項8】 前記総縁ゲート型電界効果トランジスタ のゲート電極及びその周辺は憲光されていることを特徴 とする請求項1 乃至7 の何れかーに記載の固体爆像装 優。

【請求項9】 同一の前記行内にある前記絶縁ゲート型 電界効果トランジスタのゲート電極が相互に接続され、 かつ同一の前記列内にある前記絶縁ゲート型電界効果ト ランジスタのソース領域が相互に接続されていることを so

特徴とする請求項1乃至8の何れか―に記載の固体操像 装置。

【請求項10】 前記ゲート電極の外局部の平面形状は 四辺以上の辺を有する多角形状又は円形状であることを 特徴とする請求項1万至9の何れかーに記載の固体操像 装置。

【請求項11】 前記受光ダイオードは前記ゲート電極 の多角形の少なくとも一辺に、又は円形状の円周の一部 分に隣接して設けられていることを特徴とする請求項1 0記載の固な操像装膺。

【請求項12】 前記画素における前記ゲート電極から 前記受光ゲイオードに至る方向は、前記行方向及び前記 列方向に対して斜め方向、又は並行方向に一致している ことを特徴とする請求項1乃至11の何れか一に記載の 固体機像変配。

【請来項13】 前記同一の行内の画素の並び、及び前 記受光ダイオードの並びは、前記行方向に沿ってジグザ クとなっていることを特徴とする請求項1乃至12の何 れかーに記載の固体操復装置。

【請求項14】 前記同一の行内の画素の並びは前記行 方向に沿って一直線状になっており、かつ前記受光ダイ オードの並びは前記行方向に沿ってジグザクとなってい ることを特徴とする請求項1乃至12の何れか一に記載 の固体提像装置。

【請求項15】 前記固体摄像装置は、前記光信号検出 用絶縁ゲート型電界効果トランジスタのゲート電極に走 査信号を供給する垂直走査信号駆動走査回路と、

前記絶縁ゲート型電界効果トランジスタのドレイン領域 にドレイン電圧を供給するドレイン電圧駆動走査回路 ³⁰ と、

前記ソース領域の電圧を記憶し、さらに前記ソース領域の電圧に対応した光信号を出力する信号出力回路と、 前記光信号を読光出すタイミンを制御する差確信号を 供給する水平走者信号入力走査回路とを有することを特 微とする請求項1乃至14の何れか一に記載の関係操像 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体撮像装置に関 し、より詳しくは、ビデオカメラ、電子カメラ、画像入 カカメラ、スキャナ又はファクシミリ等に用いられる関 情電圧変調方式のMOS型イメージセンサを用いた固体 撮像装置に関する。

[0002]

「健康の技術」CCD型イメージセンサやMOS型イメ ージセンサなどの半導体イメージセンサは量産性に優れ ているため、パターンの微解化技術の進展に伴い、ほと んどの面像入力デバイス装置に適用されている。特に、 近年、CCD型イメージセンサと比べて、消費電力がの さく、かつセンサ素子と周辺回路者とを回り配合と 技術によって作成できるという利点を生かして、MOS 型イメージセンサが見直されている。

【0003】このような世の中の動向に鑑み、本願出願 人はMOS型イメージセンサの改良を行い、光信号輸出 用MOSトランジスタのチャネル領域下にキャリアポケ ット(高濃度埋込層) 25を有するセンサ素子に関する 特許出願(特願平10-186453号)を行って特許 (登録番号2935492号) を得ている。このMOS 型イメージセンサにおいて、この出願の図13及び図1 4に示すように、単位画素101は受光ダイオード11 1と母光ダイオード111に隣接する光信号検出用電界 効果トランジスタ112とから構成される。

【0004】MOS型イメージセンサは、この単位画素 101が行と列に配列されてなる。隣接する単位画素1 01は素子分離領域によって分離されている。素子分離 領域は、LOCOS (LOCcal Oxidation of Silicon) 法により基板表面に形成された絶縁分離領域14レーそ の下の半導体基板に形成されたp型の拡散分離領域13 とから構成されている。

期化期間に各電極に高い逆電圧を印加して空乏化させ、 ホールポケット25に残る光発生正孔を放出させる。 若 積期間に受光ダイオード111部にマイクロレンズによ り集光された光を照射して光発生正孔を生じさせ、移動 させてホールポケット25に蓄積させ、読出期間に光発 生正孔の蓄積量に比例して変調された光信号輸出用電界 効果トランジスタ112の閾値電圧を検出することによ り光信号を検出する。

[0006]

【発明が解決しようとする課題】ところで、面素配列を 30 さらに高密度化すべく、画素ピッチを小さくしようとす る場合、受光ダイオード111部分に比べてゲート電極 19の周辺部の構造は複雑なので、ゲート電極19の縮 小率は受光ダイオード111部分の縮小率に比べて制限 される。従って、現状又は近い将来においては、ゲート 電極19の幅は画素ピッチに対して1/2以上、或いは 画素がさらに微細化されると画素ピッチに対して2/3 以上になると考えられる。

【0007】このような状況を基に画素ピッチを小さく しようとする場合、図9に示すように、受光ダイオード 111の受光部が細長い長方形状になってくる。このた め、マイクロレンズにより集光された光に焦点ボケなど があり、光スポット径が多少広がった場合、図10

(c) に示すように、照射された光が受光部の短辺方向 で受光部からはみ出てしまうことがある。この場合、短 辺方向の両端部で入射光量が不足し、このため、均一パ ターンを撮影したときでもイメージセンサからの出力が 不均一になるという、所謂シェーディングが生じる。

【0008】また、CCD素子を用いた撮像装置では3

像度を向上させるようにしているが、MOS型イメージ センサでは低消費電力、かつ小型という特徴を生かせる ように、1つの撮像素子により受光する単板式で解像度 を向上させることが望まれている。さらに、LOCOS による素子分離をやめて、撮像素子全体をさらに小型化 したいという要求もある。

【0009】本発明は、上記従来技術の問題点に鑑みて 創作されたものであり、撮像素子全体を小型化するとと もに、所謂シェーディングの発生を防止し、また、単板 10 式で解像度の向上を図ることができる固体撮像装置を提 供するものである。

[0010]

【課題を解決するための手段】上記課題を解決するた め、この発明は固体撮像装置に係り、その固体撮像装置 の基本構成として、図2及び図4に示すように、光照射 により光発生電荷を発生させる受光ダイオード111 と、受光ダイオード111に隣接する、光発生電荷をゲ ート電極59下方のチャネル領域54c下に装精し、装 積された光発生電荷により閾値電圧を変調させて光信号 【0005】このMOS型イメージセンサを用いて、初 20 を検出する光信号検出用絶縁ゲート型電界効果トランジ スタ112とを備えた画業101が行と列に配列されて なり、図1、図3、図5乃至図8に示すように、受光ダ イオード111は絶縁ゲート型電界効果トランジスタ1 12のゲート電極59によってその周辺部を囲まれ、絶 縁ゲート型電界効果トランジスタ112のゲート電極5 9は受光ダイオード111によってその周辺部を囲まれ ていることを特徴としている。また、同一の行内にある 絶縁ゲート型電界効果トランジスタ112のゲート電極 59が相互に接続され、かつ同一の列内にある絶縁ゲー ト型電界効果トランジスタ112のソース領域56が相 互に接続されていることを特徴としている。

【0011】また、絶縁ゲート型電界効果トランジスタ 112のゲート電極59はリング状を有し、ゲート電極 59の内周部の内側にソース領域56が設けられ、ゲー ト電極59の外周部の外側にドレイン領域57aが設け られ、かつ受光ダイオード111及び絶縁ゲート型電界 効果トランジスタ112はドレイン領域57aと同じ薬 電型を有する拡散分離領域53が一連なりとなっている 素子分離領域によって囲まれている。この場合、拡散分 離領域53は、ドレイン領域57aと同じ導電型を有す るウエル領域54a,54bよりも深い導電型不純物領 域がドレイン領域57aと接続して形成されてなること を特徴としている。また、ゲート電極59の外周部の平 面形状は四辺以上の辺を有する多角形状又は円形状であ ることを特徴としている。この場合、受光ダイオード1 11はゲート電極59の多角形の少なくとも一辺に、又 は円形状の円周の一部分に隣接して設けられていること を特徴としている。そして、画素におけるゲート當極5 9から受光ダイオード111に至る方向は、行方向及び つのCCD素子により受光する3板式等の方式により解 50 列方向に対して斜め方向、又は並行方向に一致している

ことを特徴としている。

【0012】さらに、固体撮像装置内の画素101の平 面配置においては、特に、図5万至図8に示すように、 行方向に沿って及び列方向に沿って受光ダイオード11 1とゲート電極59とが交互に並んでいることを特徴と している。この場合、特に、図5に示すように、同一の 行内の画素 101の並びは行方向に沿って直線状になっ ており、かつ受光ダイオード111の並びは行方向に沿 ってジグザクとなっている

また、特に、図6万至図8に示すように、受光ダイオー ド111の並び以外に、同一の行内の画素101の並び が、行方向に沿ってジグザクとなっていることを特徴と している。

【0013】以下に、上記構成により奏される作用・効 果を説明する。本発明の固体撮像装置では、光信号輸出 用絶縁ゲート型電界効果トランジスタ112とを備えた 画素101が行と列に配列されてなり、 受光ダイオード 111は絶縁ゲート型電界効果トランジスタ112のゲ 一ト電極59によってその周辺部を囲まれ、絶縁ゲート 型電界効果トランジスタ112のゲート電極59は受光 20 ダイオード111によってその周辺部を囲まれている。 即ち、図1、図3、図5乃至図8に示すような画素配置 となる。この場合、一つの画素101において、外周部 の平面形状が四辺以上の辺を有する多角形状又は円形状 であるようなリング状のゲート電極59が設けられ、受 光ダイオード111がゲート電極59の多角形の少なく とも一辺に、又は円形状の円周の一部分に隣接して設け られている。

【0014】図1及び図3では、ゲート電極59から受 光ダイオード111に至る方向が、行方向及び列方向に 対して斜め方向に一致するように、画素101内を配置 しているので、ゲート電極59の幅を画素ピッチに対し て1/2以上、或いは2/3以上に保持しつつ、例えば 四角形状の受光部の短辺と長辺との比が1に近くなると いう、所謂等方的な広がりを有する受光部を備えた受光 ダイオード111を形成することが容易になる。

【0015】また、図5では、ゲート電極59から受光 ダイオード111に至る方向が、行方向及び列方向に対 して並行方向に一致するように、画素101内を配置し ている。かつ、受光ダイオード111の並びは行方向に 沿ってジグザクとなっている。従って、特に行方向にお いて、ゲート電極59の幅を画素ピッチに対して1/2 以上、或いは2/3以上に保持しつつ、所謂等方的な広 がりを有する受光部を備えた受光ダイオード111を形 成することが容易になる。

【0016】また、図6乃至図8では、ゲート電極59 から受光ダイオード111に至る方向が、行方向及び列 方向に対して並行方向に一致するように、画素101内 を配置している。かつ、受光ダイオード111の並び、

ジグザクとなっている。即ち、行及び列方向について実 質的に画素ピッチが約1/2ピッチ縮小されることにな るため、ゲート電極59の幅を画素ピッチに対して1/ 2以上、或いは2/3以上に保持しつつ、所謂等方的な 広がりを有する受光部を備えた受光ダイオード111を 形成することが容易になる。ところで、何も丁夫しない で画素を配置した図9のような場合、図10(c)のよ うに、照射光スポットが受光部からはみ出てしまうこと により、画素からの光電気信号の出力が低下する。-10 方、この発明のような画素配列では、より等方的な広が

りを有する受光部を備えた受光ダイオード111を得る ことができるため、図10 (a)、(b) に示すよう に、照射光スポットが受光部からはみ出てしまうことに より、画素からの光電気信号の出力が低下するという、 所謂シェーディングの発生を防止することができる。 【0017】また、固体操像装置内の画素101の平面 配置においては、図5万至図8に示すように、行方向に

沿って及び列方向に沿って受光ダイオード111とゲー ト電極59とが交互に並んでいる。この場合、特に、図 5に示すように、同一の行内の画素101の並びは行方 向に沿って直線状になっており、かつ受光ダイオード1 11の並びは行方向に沿ってジグザクとなっている。ま た、特に、図6乃至図8に示すように、受光ダイオード 111の並び以外に、同一の行内の面素101の並び が、行方向に沿ってジグザクとなっている。

【0018】図5乃至図8のような配列、即ち受光ダイ オード111の中心の並びがジグザクしているような配 列は、CCD素子を用いた3板式の固体撮像装置におけ る所謂画素ずらしと同じ効果を有する。即ち、特定の行 の受光部の並びをその上又は下の行の受光部の並びに対

して1/2ピッチずらすことにより、実質的に受光部の 間にさらに受光部が存在することになり、画素ずらしを 行なわない場合の映像に比して、受光部間の映像信号も 取り込まれる。従って、単板式で解像度を向上させるこ とができる。なお、単板式の画素ずらしは、CCDの場 合、逐次出力方式を用いているので、相当難しいと考え られるが、この発明のようなMOS型素子の場合、任意 の行の画素から映像信号を出力できるため、単板式の画 素ずらしによる解像度の向上は容易である。

【0019】また、リング状のゲート電極59が設けら れ、ゲート電極59の内側がソース領域56となり、そ の外側がドレイン領域57aとなっている。従って、ド レイン領域57aと同じ導電型で、かつドレイン領域5 7 a と接続する拡散分離領域53により素子分離領域を 形成することで、LOCOS法による素子分離を用いて なくてもよいので、撮像素子全体の微細化が可能とか

【0020】なお、ウエル領域54a, 54b等が上記 と逆の導電型の場合、即ち高濃度埋込層25がn型の場 及び同一の行内の画素101の並びが、行方向に沿って 50 合、高濃度埋込層25はエレクトロンポケット(キャリ

7 アポケット)となり、光発生電子を蓄積することにな ろ.

[0021]

【発明の実施の形態】以下に、本発明の実施の形態につ いて図面を参照しながら説明する。

(第1の実施の形態) 図1は、本発明の第1の実施の形 態に係るMOS型イメージセンサを構成する画素のレイ アウトについて示す平面図である。

【0022】図1に示すように、受光ダイオード111 と、受光ダイオード111に隣接する光信号検出用絶縁 10 ゲート型電界効果トランジスタ(以下、単にMOSトラ ンジスタと称する場合もある。) 112レを備えた画素 101が行と列に配列されている。MOSトランジスタ 112としてnチャネルMOS (nMOS) を用いてい る。画素101は拡散分離領域53が一連なりとなって いる素子分離領域によって囲まれている。また、MOS トランジスタ112の部分のゲート電極59は周縁部が 八角形状を有し、帯状、かつリング状を有している。 【0023】行方向に沿って並ぶMOSトランジスタ1 12のゲート電極59は垂直走査信号 (VSCAN) 供 20 給線59a, 59b、・・・によって相互に接続され、 かつ列方向に沿って並ぶMOSトランジスタ112のソ ース領域56は垂直出力線(又はソース電極)60a. 60b, ・・・によって相互に接続されている。垂直走 査信号 (VSCAN) 供給線59a, 59b, ・・・と 垂直出力線(又はソース電極) 60a, 60b, ・・・ とは相互に交差する方向に延びている。ドレイン領域5 7 a と接続された拡散分離領域53はドレイン電圧 (V DD) 供給線 (又はドレイン電極) 61a, 61b, ・ ・・を兼ねている。

【0024】第1の実施の形態では、特に、以下のよう な特徴を有している。即ち、画素101内では、MOS トランジスタ112のゲート電極59から受光ダイオー ド111に至る方向が行方向及び列方向に対して斜め方 向に向いている。受光ダイオード111は、当該画案内 のMOSトランジスタ112のゲート電極59、及び職 接する画素のMOSトランジスタ112のゲート電極5 9によってその周辺部を囲まれている。逆に、MOSト ランジスタ112のゲート電極59は、当該画素内の受 光ダイオード111、及び隣接する画素の受光ダイオー ド111によってその周辺部を囲まれている。

【0025】また、同じ垂直走査信号 (VSCAN) 供 給線59a,59b,・・・によって相互に接続された MOSトランジスタ112のゲート電極59は行方向に 沿って一直線状に並び、垂直出力線 (又はソース電極) 60a, 60b, ・・・によってソース領域56が相互 に接続されたMOSトランジスタ112のゲート電極5 9は列方向に沿って一直線状に並んでいる。

【0026】次に、図2を参照して本発明の実施の形態

面構造について説明する。図2は、図1のII-II線に沿 う断面図である。図2に示すように、受光ダイオード1 11とMOSトランジスタ112は、それぞれ異なるp 型のウエル領域、即ち第1のウエル領域54aと第2の ウエル領域54bに形成され、それらのウエル領域54 a、54bは互いに接続されている。受光ダイオード1 11の部分の第1のウエル領域54aは光照射による雷 荷の発生領域の一部を構成している。MOSトランジス タ112の部分の第2のウエル領域54bはこの領域5 4 b に付与するポテンシャルによってチャネルの関値電 圧を変化させることができるゲート領域を構成してい

【0027】MOSトランジスタ112の部分の帯状、 かつリング状を有するゲート電板59の内周部の内側に n型のソース領域56が設けられ、同じゲート電極59 の外周部の外側にn型のドレイン領域57aが設けられ ている。ソース領域56とドレイン領域57aとの間の 領域であって、ゲート電極59の下の第2のウエル領域 54bの表層がチャネル領域となっている。ゲート電極 59はゲート絶縁膜58を介してチャネル領域54cト に形成されている。通常の動作電圧において、そのチャ ネル領域を電子の蓄積状態或いはデプレーション状態に 保つため、チャネル領域に適当な濃度のn型不純物を導 入し、チャネルドープ層54cを形成している。

【0028】さらに、ドレイン領域57aが延在して受 光ダイオード111の不純物領域57が形成されてい る。即ち、不純物領域57とドレイン領域57aとは互 いに接続した第1及び第2のウエル領域54a,54b の表層に大部分の領域がかかるように一体的に形成され 30 ている。さらに、不純物領域57及びドレイン領域57 aは画素101の周辺部まで延び、画素101を囲む拡 散分離領域53と接続されている。

【0029】さらに、このMOS型イメージセンサの特 徴であるキャリアポケット(高濃度埋込層)55は、ド レイン領域57aからソース領域56に至るチャネル長 方向の一部領域であって、ソース領域56側に形成さ れ、かつチャネル幅方向全域にわたって形成されてい る。また、上記の構成要素はシリコン酸化膜等の絶縁膜 64によって被覆されており、受光ダイオード111の 受光窓63以外の領域は、その絶縁膜64上に形成され た金属層(遮光膜)62により遮光されている。

【0030】次に、図11を参照して上記の構造の単位 画素を用いたMOS型イメージセンサの全体の構成につ いて説明する。図11は、この実施の形態におけるMO S型イメージセンサの回路構成図を示す。図11に示す ように、このMOS型イメージセンサは、2次元アレー センサの構成を採っており、上記した構造の画素 101 が列方向及び行方向にマトリクス状に配列されている。 【0031】また、垂直走査信号 (VSCAN) の駆動 に係るMOS型イメージセンサの一つの画素101の断 50 走査回路102及びドレイン電圧 (VDD) の駆動走査

回路103が画素領域を挟んでその左右に配置されてい る。垂直走査信号供給線 (VSCAN供給線) 59a. 59b, ・・・は垂直走査信号の駆動走査回路102か ら行毎に一つずつでている。各垂直走査信号供給線59 a, 59b, ・・・は、行方向に並ぶ全ての単位画素1 01内のMOSトランジスタ112のゲート電振59に 接続されている。

【0032】また、ドレイン電圧供給線(VDD供給 線) 61a, 61b, ・・・はドレイン電圧 (VDD) の駆動走査回路103から行毎に一つずつでている。各 ドレイン電圧供給線61a,61b,・・・は、行方向 に並ぶ全ての単位画素101内の光信号検出用MOSト ランジスタ112のドレイン領域57aに接続されてい る。

【0033】また、垂直出力線60a,60b,・・・ が列毎に一つずつ出ており、各垂直出力線60a.60 b, ・・・は列方向に並ぶ全ての単位画素101内のM OSトランジスタ112のソース領域56にそれぞれ接 続されている。さらに、MOSトランジスタ112のソ ース領域56は列毎に垂直出力線60a,60b,・・ ・を通して信号出力回路105と接続している。そし て、図10に示すように、ソース領域56は上紀の信号 出力回路105内の図示しないキャパシタからなるライ

ンメモリと直結している。 【0034】垂直走査信号 (VSCAN) 及び水平走査 信号 (HSCAN) により、遂次、各単位画素101の MOSトランジスタ112を駆動して光の入射量に比例 した、残留電荷によるノイズ成分を含まない映像信号

(Vout)が信号出力回路105から読み出される。次 に、上記のMOS型イメージセンサにおける光信号検出 30 のための素子動作について図12を参照して説明する。 図12は光信号検出のための素子動作を示すタイミング チャートである。

【0035】光信号検出のための素子動作においては、 蓄積期間 - 読出期間 - 初期化期間 (播出期間) - 蓄積期 間一・・というように、蓄積期間一読出期間-初期化期 間(掃出期間)という一連の過程が繰り返される。な お、この実施の形態では、蓄積期間 - 読出期間の間にホ ールポケットリセット期間を設け、初期化期間-蓄積期 間の間にプランキング期間を設けている。

【0036】図12に示す蓄積期間では、光照射により キャリアを発生させ、キャリアのうち正孔 (ホール) を 第1及び第2のウエル領域54a. 54h内を移動させ てキャリアポケット55に蓄積する。この場合、ドレイ ン領域57aに凡そ+1.6Vの正の電圧を印加すると ともに、ソース領域56を高インビーダンス状態に保持 する。ゲート電極59にMOSトランジスタ112のチ ャネル領域に十分な電子が蓄積されるような凡そ+2V の正の電圧を印加する。結果的にソース領域56もドレ 10

されることになる。この蓄積期間は、第1及び第2のラ インメモリにそれぞれ記憶させた光信号により変調した 第1のソース電位と光信号がはいる前の第2のソース電 位との差の電圧を出力させる期間でもある。

【0037】同じく読出期間では、キャリアポケット5 5に蓄積された光発生電荷によるMOSトランジスタ1 12の閾値電圧の変化をソース電位の変化として読み取 り、第1のラインメモリに記憶させる。MOSトランジ スタ112が飽和状態で動作するように、ドレイン領域 57aに凡そ+2~3Vの正の電圧を印加するととも に、ゲート電極59に凡そ+2~3Vの正の電圧を印加 する。

【0038】同じく初期化期間では、光発生電荷(光発 生キャリア)を蓄積する前に、読み出しが終わって残留 する光発生電荷や、アクセプタやドナー等を中性化し、 或いは表面準位に捕獲されている正礼や電子等。光信号 の読み出し前の残留電荷を半導体内から排出して、キャ リアポケット55を空にする。ソース領域56やドレイ ン領域57aやゲート電極59に約+5V以上の正の高 電圧を印加する。

【0039】プランキング期間では、初期化期間と蓄積 期間の間に水平走査の折返しに必要な期間であり、この 期間を利用してキャリアポケット55から光発生電荷を 掃き出した状態での第2のソース電位を第2のラインメ モリに記憶させる。この期間も、受光ダイオード111 やMOSトランジスタ112には上記読出期間と同様な 電圧が印加される。

【0040】次に、図1及び図2に示す構成と異なる他 の構成について図3及び図4を参照して説明する。図3 は、図1に示す構造と異なる他の構造を示す平面図であ り、図4は図3のIIIーIII線に沿う断面図である。図1 に示す構造に対して、VSCAN供給線59a,59 b.・・・と並行して延びるVDD供給線61a,61 b,・・・をドレイン領域57a上方に新たに設け、各 画素101のドレイン領域57aと接続していることを 特徴としている。なお、図3、4中、図1、2に示す符 号と同じものは図1、2と同じものを示す。

【0041】図3、4に示すような構造とすることで、 画素101間のドレイン電圧の電位差を最小にして、固 体操像装置の動作を均一にすることができる。以上のよ うに、この発明の第1の実施の形態によれば、一つの画 素101において、周縁部の平面形状が八角形状である ようなゲート電極59を用い、受光ダイオード111が ゲート電極59の八角形の少なくとも一辺に隣接して設 けられ、上記画素101が行と列に配列されてなる。ま た、ゲート電極59から受光ダイオード111に至る方 向が、行方向及び列方向に対して斜め方向に一致するよ うに、画素101内を配置している。かつ、受光ダイオ ード111は絶縁ゲート型電界効果トランジスタ112 イン領域57aと同じ凡そ+1.6Vの正の電圧が印加 ∞ のゲート電極59によってその周辺部を囲まれ、絶縁ゲ

一ト型電界効果トランジスタ112のゲート電極59は 受光ダイオード111によってその周辺部を囲まれるよ うに配列している。これにより、例えば四角形状の受光 部の短辺と長辺との比が1に近くなるという、所謂等方 的な広がりを有する受光部を備えた受光ダイオード11 1を形成することが容易になる。ところで、ゲート電極 59の幅を画素101のピッチの1/2以上或いは2/ 3以上とした場合、図9のように何も工夫しないで画素 を配置すると、受光部が細長い長方形状となるため、図 10 (c) のように、照射光スポットが受光部からはみ 出てしまうことにより、画素からの光電気信号の出力が 低下する。一方、この発明のような画素配列では、より 等方的な広がりを有する受光部を備えた受光ダイオード 111を得ることができるため、図10(a)に示すよ うに、照射光スポットが受光部からはみ出てしまうこと により、画素からの光電気信号の出力が低下するとい う、所謂シェーディングの発生を防止することができ

11

【0042】 (第2の実施の形態) 図5は、本発明の第 2の実施の形態に係るMOS型イメージセンサ内におけ 20 画家を配別にいて示す平面間である。この発明の第 2の実施の形態において、同一の行内の画素 1010 並びは行方向に沿って一直機状になっている点は第10実 高の形態と同じである。また、受光ダイオード111 が、当該画業101内のMOSトランジスタ112のゲート電艦59 ኢ び降数でる端末のMOSトランジスタ1120ゲート電艦59 によってその周辺部を囲まれ、逆にMOSトランジスタ1120ゲート電艦59 によってその周辺部を囲まれ、逆にMOSトランジスタ1110のゲート電艦59 に、当該画業内の受光ダイオード111に入り下機をする画素の受光ダイオード111に入り下機をする画素の受光ダイオード111に入り下機を付き回素ので大きが表も発力の実施の形態と同じである。

【0043】一方、第1の実施の形態と異なるところ は、画素101内では、MOSトランジスタ112のゲ ート電極59から受光ダイオード111に至る方向が行 方向に直交し、列方向に向いている点である。また、M OSトランジスタ112のゲート電極59の並びは行方 向に沿ってジグザクとなっている点である。また、一行 内ではドレイン領域57aと同じ導電型を有する拡散分 離領域53が一連なりとなっており、第1及び第2のウ エル領域54a,54bより深く形成された素子分離領 域53によって画素101が囲まれている点は第1の実 施の形態と同じであるが、行間を分離する行間分離帯 6 2 a が設けられている点が第1の実施の形態と異なる。 行間分離帯 6 2 a は、例えば、LOCOS (Local Oxid e of Silicon) によるフィールド酸化膜と、フィールド 酸化膜下の半導体基板の表面から基板に達するn型層と から構成される。

【0044】他の構成は、図5において、図1及び図2 中の符号と同じ符号で示すものは図1及び図2と同じも のを示すため、その説明を省略する。さらに、画素10 12 1の斯面構造も、上記行用分離帯 6 2 a を除いて図 2 に 示す画素の斯面構造と同じなので、説明を省略する。こ の発明の第 2 の実施の影態の構成によっても、第 1 の実 施の形態と同様な効果を有する。

[0045] さらに、第20実施の影散では、第10実施の形態の構成と異なる以下のような構成を有する。即 ち、関係職権装置がの順素1010平面配置において は、図ちに示すように、行方向に沿って及び列方向に沿って受光ダイオード11とゲート電機あ9とが交互に 並んでいる。この場合、特に、関一の行列の側裏10 の並びは行方向に沿って直線状になっており、かつ受光 ダイオード111の並びは行方向に沿ってジグザクとなっている。

【0046】 図5のような配列、即ち受光タイオード1 11の中心の遊びがジゲザクしているような配列は、C 01東末を用いる程式の固体操像変質における所謂 素ずらしと同じ効果を有する、即ち、特定の行の受光節 の遊びをその上又は下の行の受光節の逆びに対して1/ 2ビッチずらすことにより、実質的に受光節の間にさら に受光節が存在することになり、国業すらしを行なわな、 地場合の機能に比して、受光節の映像信号も取り込ま れる。従って、単板式で解像度を向上させることができ

【0047】なお、単板式の画業ずらしは、CCDイメージをンサの場合、逐次出力方式を用いているので、相当難しいと考えられるが、この発明のようなMCの基準メージセンサの場合、任意の行の画素から映像信号を出力できるため、単板式の画業すらしによる解像度の向上は容易である。

(第3の実施の形態)図6は、本発明の第3の実施の形態に係るMOS型イメージセンサ内における画素の配列について示す平面図である。

【0048】この第3の実施の形態において、受光ダイード111の並び、及びMOSトランジスタ112のケー電機を59の速びがともに行方向に沿ってジグザクとなっている点は第2の実施の形態と同様である。また、受光ダイオード111が、当該画素101内のMOトランジスタ1112のゲート電極59、及の開検する回案のMOSトランジスタ1112のゲート電極59によってその周辺彫を囲まれ、逆にMOSトランジスタ1111、及び្存機をする。といるが、111によってその周辺彫を囲まれ、逆にMOSトランジスタ1111、及び存機をする画素の受光ダイオード111、及び存機をする画素の受光ダイオード111、及び存機をする画素の受光ダイオード111によってその周辺彫を囲まれているでいる点も第2の実施の形態と同じである。

【0049】一方、第20実施の形態と異なるところ は、編集101的では、MOSトランジスタ112のゲ ート概能59から受光ガイエド111に至め方面が行 方向に向いている点である。また、一行内ではドレイン 領域57aと同じ郷型を有する拡発分離領域53が一 2020年でなっており、第1度が第2のヴェル相能54 13

a、54 もより版で、形成された素子分離解域53によって画書101が開まれている点は第1及び第2の実施の形態と同じであるが、行間を分離する行間分離布62 a が設けられていない点が第2の実施の形態と異なる。 「0050] さらに、ゲート電極59と同じを検討するゲート相互披統部59×をゲート電極59と同じを検討するゲート相互披統部59×をゲート電極59と同じを検討59と現な、接続部59には、例えばバターニングによりゲート電極59と同じまりが一下電極59と同じまりが、12歳でする際にゲート電極59と同じ料率パターニングして同時に形成する。なお、図1、図3及び図5中、点線でするにあるのよりでは、大量では、上記図6においても、図1、区3及び図5と同様に、ゲート電極59の周囲に存在しているが、図6においても低いてもしているが、図6においても応じている。

【0051】また、他の構成は、図6において、図1及 び図2中の符号と同じ符号で示すものは図1及び図2と 同じむのを示す。説明を省略する。また、画素101の 新面構造は図2に示す画素の新面構造と同じなので、説 明を省略する。吹に、図6に示す構成と異なる他の構成 について図7を参照して説明する。図7は、図6に示す 構造と異なる他の構造を示す平面図である。

【00021 図6に示す構造に対して、接続第59xに よりゲート電極59を相互に接続する代わりに、VSC AN供給條59a、59b、・・によりゲート電極5 9を相互に接続していることを特徴としている。なお、 図7中、図6に示す符号と同じものは図6と同じものを 示す。以上のように、この発明の第3の実施の形態は、第2の実施の形態とはぼ同様な構成を有するので、第2 の実施の形態と同様な効果を有する。

【0053】 (第4の実施の形態) 図8は、本発明の第 4の実施の形態に係るMOS型イメージセンサ内におけ る画素の配列について示す平面図である。この第3の実 施の形態において、受光ダイオード111の並び、及び MOSトランジスタ112のゲート電極59の並びが行 方向に沿ってジグザクとなっている点は第2及び第3の 実施の形態と同様である。また、受光ダイオード111 が、当該画素101内のMOSトランジスタ112のゲ ート電極59、及び隣接する画素のMOSトランジスタ 112のゲート電極59によってその周辺部を囲まれ、 逆にMOSトランジスタ112のゲート電極59は、当 該画素内の受光ダイオード111、及び隣接する画素の 受光ダイオード111によってその周辺部を囲まれてい るている点も第2及び第3の実施の形態と同じである。 【0054】一方、第3の実施の形態と異なるところ は、画素101内では、MOSトランジスタ112のゲ 一ト電極59から受光ダイオード111に至る方向が列 方向に向いている点である。また、一行内ではドレイン 領域57aと同じ導電型を有する拡散分離領域53ボー 連なりとなっており、第1及び第2のウエル領域54

14

て画素101が囲まれている点は第1万至第3の実施の 形態と同じであるが、行間を分離する行間分離帯62a が設けられていない点が第2の実施の形態と異なる。

100551さらに、ゲート電極59同士を接続するゲート和互接終するゲート電極59と同士を持ずで成している点が第3の実施の形態と同じである。第3の実施の形態と同様に、接続部59×は、例えばパターニングによりゲート電極59を形成する際にゲート電極59と同じが料をイターニング によりで、103及び図5中、点線で示した第2のウェル領域545、不純物領域57、及びドレイン領域574、上記図8においても、図1、図3及び図5と同様に、ゲート電極59の周囲に存在しているが、図8にお

【0056】また、他の構成は、図8において、図8及 び図7中の符号と同じ符号で示すものは図6及び図7と 同じものを示す。表明を省略する。 置楽101の所面構 造も、図2に示す業系の新面構造と同じなので、説明を 省略する。以上のよりに、この景明の第4の実施の形態 は、第2及び第3の実施の形態と同様な構成を有す るので、第2及び第3の実施の形態と同様な構成を有す る。

いては省略している。

[0057] (比較例) 図9は、上記実端の形態に係る Mの5型イメージをシサに対する比較例のMの5型イメ ージをシサに対める関系の配列について示す平面図であ る。 離末 101 Pが9美がイボード111 とMOSトラ ンジスタ112 の並びが行方向と同じかに向くように して職素101を行り列に配列している。

【0058】 この場合、上形実施の形態と異なり、受光 ダイオード111、及びゲート電極59が列方向にそれ ぞれ一直線状に並んでいる。一つの両類の機能化を行な って、両業101内のゲート電極59の総を囲業101 のピッチの1/2以上、或いはさらに微細化がなされて 2/3以上とする場合、受別試し、図りの10(c)の ように、照射光エットが受光部からはみ出てしまうた の、両業からの光電気信力の力が低下する。一方、上 記第1乃至第4の実施の形態のような画素配列では、よ 9等的的な広がりを有する受光形を優別した(売り ド111を得ることができるため。図10(g)の

(b) に示す第1及び第2の実施の形態の興業で代表す るように、照射光スポットが受光部に収まるようにな る。このため、照射光スポットが受光部にはたみ出して しまうことにより属素101からの光電気信号の出力が 低下するという、所謂シェーディングの発生を防止する ことができる。

囲に含まれる。例えば、上記の実施の形態では、ゲート 電極59の周縁部の平面形状が八角形状であるが、八角 形状以外に、四辺以上の辺を有する多角形状又は円形状 であるようなものを用いることができる。

【0060】さらに、この発明が適用される画素101 の構造として種々の変形例が考えられるが、受光ダイオ ード111と光信号検出用のMOSトランジスタ112 とが隣接して一つの画素101を構成し、受光ダイオー ド111は絶縁ゲート型電界効果トランジスタ112の ゲート電極59によってその周辺部を囲まれ、絶縁ゲー 10 を示す平面図である。 ト型電界効果トランジスタ112のゲート電極59は受 光ダイオード111によってその周辺部を囲まれていれ ばよい。

【0061】また、一つの行において、受光ダイオード 111の並びがジクザクになるように配列され、行方向 及び列方向に対して受光ダイオード111の並びが実質 的に凡そ1/2ピッチとなるように配置されていればよ い。また、p型の基板51上のn型層52a, 52b内 に第1及び第2のウエル領域54a、54bを形成して いるが、n型層52a, 52bの代わりに、p型のエピ 20 タキシャル層にn型不純物を導入してn型層を形成し、 このn型層内に第1及び第2のウエル領域54a、54 bを形成してもよい。

【0062】さらに、p型の基板51を用いているが、 代わりにn型の基板を用いてもよい。この場合、上記実 施の形態と同様な効果を得るためには、上記実施の形態 等で説明した各層及び各領域の導電型をすべて逆転させ ればよい。この場合、キャリアポケット55に蓄積すべ きキャリアは電子及び正孔のうち電子である。

[0063]

【発明の効果】以上のように、本発明によれば、光信号 検出用絶縁ゲート型電界効果トランジスタとを備えた画 素が行と列に配列されてなり、受光ダイオードは絶縁ゲ ート型電界効果トランジスタのゲート電極によってその 周辺部を囲まれ、絶縁ゲート型電界効果トランジスタの ゲート電極は受光ダイオードによってその周辺部を囲ま れている。これにより、例えば四角形状の受光部の短辺 と長辺との比が1に近くなるという、所謂等方的な広が りを有する受光部を備えた受光ダイオードを形成するこ とが容易になる。このため、照射光スポットが受光部か 40 らはみ出てしまうことにより、画素からの光電気信号の 出力が低下するという、所謂シェーディングの発生を防 止することができる。

【0064】また、固体撮像装置内の画素の平面配置に おいては、行方向に沿って及び列方向に沿って受光ダイ オードとゲート電極とが交互に並んでいる。この場合、 特に、同一の行内の画素の並びは行方向に沿って直線状 になっており、かつ絶縁ゲート型電界効果トランジスタ のゲート電極の並びは行方向に沿ってジグザクとなって いる。また、特に、絶縁ゲート型電界効果トランジスタ 80 57 a ドレイン領域

16 のゲート電極の並び以外に、同一の行内の画素の並び が、行方向に沿ってジグザクとなっている。

【0065】受光ダイオードの中心の並びがジグザクし ているような配列により、実質的に受光部の間にさらに 受光部が存在することになり、単板式で解像度を向上さ せることができる。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態に係る固体撮像装 置に用いられる固体撮像素子の面素内の素子レイアウト

【図2】同じく、図1のII-II線に沿う断面図である。 【図3】この発明の第1の実施の形態に係る他の固体撮 像装置に用いられる固体撮像素子の画素内の妻子レイア ウトを示す平面図である。

【図4】同じく、図3のIII-III線に沿う断面図であ

【図5】この発明の第2の実施の形態に係る周体楊優装 置に用いられる固体撮像素子の画素内の素子レイアウト を示す平面図である。

【図6】この発明の第3の実施の形能に係る面体掃像装 置に用いられる固体撮像素子の画素内の素子レイアゥト を示す平面図である。

【図7】この発明の第3の実施の形態に係る他の固体機 像装置に用いられる国体操像素子の画素内の素子レイア ウトを示す平面図である。

【図8】この発明の第4の実施の形態に係る固体損像装 置に用いられる固体操像素子の画素内の素子レイアウト を示す平面図である。

【図9】比較例に係る固体操像装置に用いられる固体機 30 像素子の画素内の素子レイアウトを示す平面図である。 【図10】(a) 乃至(c)は、比較例との比較におい

て、この発明の効果を説明する平面図である。 【図11】この発明の固体撮像素子を有する固体撮像装 置の全体の回路構成を示す図である。

【図12】この発明の実施の形態に係る固体操像装置の 駆動方法について示すタイミングチャートである。 【図13】従来例に係る固体操像装置に用いられる固体

撮像素子の単位画素内の素子レイアウトを示す平面図で ある。

【図14】同じく、図13の1-1線に沿う断面図であ ゟ.

【符号の説明】

53 拡散分離領域(素子分離領域)

54a 第1のウエル領域

54b 第2のウエル領域 54c チャネルドープ層

55 キャリアポケット (高濃度埋込層)

56 ソース領域

57 不納物領域

(10) 17 18 58 ゲート絶縁膜 102 VSCAN駆動走査回路 59 ゲート電極 103 VDD駆動走査回路 59a、59b, 59c VSCAN供給線 59x ゲート相互接続部 105 信号出力回路 60a、60b, 60c, 60d 垂直出力線 107 映像信号出力端子

61a、61b VDD供給線 71 水平出力線


72a、72b HSCAN供給線 73a、73b 昇圧電圧供給線


101 単位画素

104 HSCAN入力走查回路 108 昇圧走査回路 111 受光ダイオード


112 光信号検出用絶縁ゲート型電界効果トランジス


タ (光信号検出用MOSトランジスタ)








[図2]















72a, 72b: HSCAN供給額 102: VSCAN駆動走室回路 107: 映像信号出力端子 112: 光信号検出用MOSトランジスタ



フロントページの続き

F ターム(参考) 4M118 AAOS AA10 AB01 AB10 BA14 CA03 DB11 FA01 FA06 FA26 FA35 FA50 GB11 SC024 CX35 GX03 GY31 SF049 MAO3 NA20 NB03 NB05 QA11 RA03 RA08 UA14